35進位制計數器的設計與實現

① 根據設計要求列出真值表

② 由真值表畫邏輯函式的卡諾圖

③ 簡化邏輯函式，得出最簡邏輯函式式

④ 畫邏輯電路圖

⑤ 電路安裝與測試。 組合邏輯電路設計中，假定電路的輸入、輸出任何時刻都處於穩定的邏輯電平。但是在時鐘脈衝的作用下，由於訊號的傳輸途徑不同和門的傳輸延遲時間不等，以致當一個門的兩個輸入訊號同時向相反方向轉換時，可能出現競爭冒險使輸出產生不應有的尖峰干擾脈衝，如果是觸發器作為輸出負載，有可能造成邏輯混亂。因此要採取措施消除競爭冒險。

如引入封鎖脈衝，接入高頻濾波電容（幾百皮法的小電容）或者修改電路。