d觸發器四分頻原理

原理：

觸發器是一個具有記憶功能的二進位制資訊儲存器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即“0”和“1”，，在一定的外界訊號作用下，可以從一個穩定狀態翻轉到另一個穩定狀態。觸發器有整合觸發器和閘電路組成的觸發器。觸發方式有電平觸發和邊沿觸發兩種。

D觸發器在時鐘脈衝CP的前沿（正跳變0→1）發生翻轉，觸發器的次態取決於CP的脈衝上升沿到來之前D端的狀態，即=D。因此，它具有置0、置1兩種功能。由於在CP=1期間電路具有維持阻塞作用，所以在CP=1期間，D端的資料狀態變化，不會影響觸發器的輸出狀態。和分別是決定觸發器初始狀態的直接置0、置1端。當不需要強迫置0、置1時，和端都應置高電平（如接+5V電源）。74LS74，74LS175等均為上升沿觸發的邊沿觸發器。圖一為74LS74的引腳圖和邏輯圖。D觸發器應用很廣，可用做數字訊號的寄存，移位寄存，分頻和波形發生器等。

原理：將四個觸發器連線成環形計數器的形式，把前一個觸發器的輸出連線到第二個觸發器的d端依次連線四個，第四個的輸出返回連線第一觸發器。每個觸發器的s端並連連線到一起做訊號輸入。